2025年11月27日

東レ、半導体ウェハ薄膜化に対応 新材料開発

【カテゴリー】：行政/団体 【関連企業・団体】：東レ

東レは27日、AI半導体に用いられる次世代高帯域幅メモリ（HBM）、SSDなどに用いられるNAND型フラッシュメモリ、xEVや産業機器に用いられるパワー半導体など、最薄で厚さ30μm以下の超薄膜半導体チップの製造に必要な半導体後工程材料を新たに開発し、サンプルワークを開始したと発表した。今後、既存の量産インフラを活用して量産体制を整え、2028年までの量産化を目指す。 　AI・高速通信の拡大に伴い、世界全体のデータ生成量は年率平均30％のペースで増加している。これらの膨大なデータを処理する半導体の性能向上が求められる中、さらなる処理能力の向上を図るには、半導体チップの積層数を増加しつつ半導体チップをより薄型化することが必要だった。また、パワー半導体では、低消費電力化や応答速度向上のため、薄型化が求められている。 　今回開発した材料は、弾性率を同社従来材料比で2.5倍に増加させ、バックグラインド工程中の半導体プロセス材料の変形を抑制し、ウェハにかかる圧力が均等化することで、薄化後のウェハのTTV（最も厚い部分と最も薄い部分の差）を1.0μm未満に抑えることに成功した。 ＜用語の解説＞ ◆バックグラインド工程 ： 　半導体製造の中でウェハを薄くするための工程。チップの小型化やパッケージの高密度化に不可欠なプロセス。 ニュースリリース参照 https://www.chem-t.com/fax/images/tmp_file1_1764219860.pdf